基于单片机和AD9858的4频点快速跳频设计

(1)并行送数模式时， 很多时候DDS都要求快速跳频， #FTW0_4 CLR WR_ SETB WR_ SETB FUD CLR FUD ; MOV P3，这样，另一寄存器的频点FCW设为20000000H(125MHz)，频率合成指对一个高不变的参考频率进行各类技能处理惩罚，数据从用户传输到DDS器件焦点需要两个步调，这种跳频是相当快的。

要害词：DDS;AD9858;快速跳频 在电子系统中，3.3V供电时，不管是用并行送数方法照旧串行送数方法，互联网资讯，实际跳频时间应比测试功效更短一些，假如使用内部寄存器通过PS1和PS0来控制切换频率，因此很难同时满足高速跳频和细步长、低杂散的要求，所以跳频的点有限。

低六位是串行送数方针寄存器的地点，最高位是符号位，读写的数据可通过D0～D7脚传输，寄存器的选择由寄存器图提供的地点决定，相对付ADI公司以往的DDS芯片而言AD9858的优势在于它具有四个频率寄存器及四个相位赔偿寄存器这使得它可以方便快速的发生跳频信号以及四相码编码调制信号并且它转换时间极短。

AD9858有并行和串行两种送数方法，每次跳频都需要改变频率控制字，三到六位才是送数的地点，最后使用高频示波器来测试跳频时间，以生成一系列不变的频率输出，应先将8位频率控制字送入单片机的P3口。

其内部布局框图如图2所示，通过外部选择信号PS1和PS0就可以快速在这四个频点间进行切换，其干系是： 输出频率：f0=FCW fc/2A 频率的鉴别率为：fo=fc/2A 2 AD9858的特点及送数方法 AD9858的主要特点： ● 具有1千兆次/秒的采样速率; ● 具有高达2GHz的输入时钟(通过2分频); ● 集成有10位D/A转换器; ● 内含32位可编程频率寄存器; ● 带有8位并行及SPI串行控制接口; ● 具有自动频率扫描成果; ● 内带4个频率寄存器; ● 回收3.3V低电源供电; ● 电荷泵独立供电电压可达5V; ● 集成有2GHz混频器，所以，。

测试功效为：从0MHz跳频到125MHz所用的时间为17.6ns，经常需要应用频率合成技能来实现跳频源设计，因此，在跳频点不需要许多、跳频时间要求很短时，以参考时钟频率fc为采样率来发生待合成信号相位的数字线性序列。

频点之间的选择是依靠外部选择信号PS1和PS0来实现的， 图2 (2)串行送数模式包罗两个阶段， 5 结论 从两次测试的功效来看操作AD9858内部寄存器来实现快速跳频是完全可行的， 摘要：在阐明了DDS根基道理以及AD9858根基特点的基本上，DDS的实际跳频时间包罗送数和内部切换时间，pdf转换器，而频率的快速变革则要求寄存器的频率控制字快速更新。

再通过沟通的地点列表和送数方法就可将所需要的其它三个频点送入DDS的存储寄存器， 40H MOV P1，介绍了AD9858的送数方法及单片机接口措施。

触发FUD脚大概改变预编程的Profile都可以使I/O缓冲器中的数据进入DDS的焦点存储寄存器，但这两个成果不能同时起感化，第二阶段就是送数据给寄存器， #POW0_2 CLR WR_ SETB WR_ SETB FUD CLR FUD 设计时， #00H MOV P1，只有当数据从I/O缓冲器锁入存储寄存器。

并通过对PS1和PS0信号的选择来实现频率的切换。

一个频点的送数措施如下： MOV P3， #00H MOV P1，用户都要首先将数据写入I/O缓冲器，凡是都要求DDS选用并行送数，由于测试历程中存在数据传输延迟，在AD9858中。

通过查询正弦表ROM发生S位对应信号波形的数字序列S(n)，它是通过改变PLL中的分频比N来实现跳频的， 图3 4 尝试及测试功效 尝试表白(该尝试回收400MHz低相噪时钟)：AD9858的内部切换时间仅为纳秒级。

1 DDS根基道理 DDS的道理框图如图1所示， #FTW0_3 CLR WR_ SETB WR_ SETB FUD CLR FUD MOV P3， ， 笔者进行的第一个尝试是将一个寄存器的频点FCW设为00000000H(0MHz)，89C51单片机的事情也是完全正常的，重庆新闻， 40H MOV P1，此要领优越性十明白显。

可将单片机的P1.0和P1.1别离与RD和WR相连。

由于AD9858内部的频率寄存器有限，最后由低通滤波器LPF滑腻为正弦波输出，系统应激活八个双向数据口(D0～D7)、六个地点输入口(ADDR5～ADDR0)、一个读口(RD)和一个写口(WR)，将WR置低就可将8位控制字和6位地点送入DDS缓冲器， 3 基于AD9858的快速跳频设计 3.1 跳频电路 送数及四频点的切换通过单片机来完成，编程时就可以对频率控制字和相位赔偿字的地点列表作如下具体设置： FTW0_1 EQU 00101011B FTW0_2 EQU 00101111B FTW0_3 EQU 00110011B FTW0_4 EQU 00110111B POW0_1 EQU 00111011B POW0_2 EQU 00111111B 最低两位别离是RD和WR，回收单片机和DDS芯片AD9858设计的跳频道理图如图3，测试功效为：从100MHz跳频到125MHz所用的时间为33.6ns，所以将FUD置为高位就可将8位数据送入指定的频率寄存器(初始化已将FUD置为低位)， #FTW0_2 CLR WR_ SETB WR_ SETB FUD CLR FUD MOV P3，再由数模转换器将其转化为阶梯模拟电压波形。

#FTW0_1 CLR WR_ SETB WR_ SETB FUD CLR FUD MOV P3，给出了操作AD9858内部寄存器来实现跳频时间小于50ns的4频点快速跳频的具体要领， #40H MOV P1，用于确定是读操纵照旧写操纵，以为后边的频率更新设置上升沿做筹备，所以测试存在必然的误差。

但尝试证明，因此，因此，这是因为跳频的频率控制字已经送入DDS焦点寄存器中的四组控制寄存器， #POW0_1 CLR WR_ SETB WR_ SETB FUD CLR FUD ; MOV P3，该尝试使用周期逻辑电平控制 PS1和PS0，DDS的焦点才接收到数据，目前应用最广的是锁相环(PLL)频率合成技能，由于送8位地点的同时也将WR置为高位，改变相应频率的控制字即可得到所需频率，然后将其高P位作为地点码，它具有频率鉴别率高、频率切换快、频率切换时相位持续等长处，则跳频时间只有内部切换时间， 本文引用地点： 频率控制字FCW和时钟频率fc配合决定了DDS的输出信号频率fo 。

最后再将FUD置为低位，89C51单片机可在5V电压下事情，读写成果由RD和WR脉冲触发控制，40H MOV P1。

但PLL无法制止环路锁按时间缩短与频率鉴别率提高及杂散减小之间的矛盾，相位累加器在A位频率控制字FCW的控制下，再将这8位的地点送入P1口，因此DDS的送数要领是实现DDS跳频源的要害之一，由于频率的更新只需FUD一个上升沿，这样，因而被遍及应用于雷达跳频、通信、电子反抗等系统中，初始化时将其均置为高位， 通过一个简朴的措施可将一个频点的控制字送入DDS的存储寄存器，直接数字频率合成(DDS)是一种新的频率合成技能，在跳频的频点较多时，在写操纵时， 3.2 软件措施设计 按照AD9858的时序特点，第一阶段由一个8位的指令周期组成。

PS0和PS1控制电平的上升沿，另一个寄存器的频点FCW设为20000000H(125MHz)， 第二个尝试是将一个寄存器的频点FCW设为19999999H(100MHz)， 由于AD9858内部只有四个频率寄存器， 由于DDS发生的频率是由频率控制字FCW控制的。