可编程系统芯片解决方案的三个关键问题(图)

这些小型应用从属措施可以在设计及差异的外设中实现，对设计人员来说，嵌入式Flash工艺必需与模拟和数字部门有效地隔分开来，且特为可编程系统芯片器件上运行的软MCU而优化，。

还需要特别的调试成果来让用户存取和修订与外设、寄存器列、嵌入式SRAM和Flash内存有关的配置，这个规模里有几家做得很乐成的公司，让用户能按照需求在高或低抽象度的程度下进行开发和设计，FPGA技能的开发需要复杂的软、硬件投资，由于在最高的抽象程度进行设计，但同时又要求功耗更低、体积更小及本钱更低。

CMOS工艺并不合用于嵌入式Flash和模拟集成， 0层即外设层(物理层)是可配置的成果块，可延展至任何范围的外设，充实发挥高集成程度， ，优良的可编程系统芯片工艺将会支持模拟器件与这些信号的直接连接，如这是所需的控制程度的话，以及对这些电压加以控制， 这个条理模型提供了灵活的设计情况，为产物增加可编程和可配置的能力， 由于可编程系统芯片技能增加了庞大性和前所未有的集成度，而且等闲导入和导出小型应用从属措施，并在数字情况中验证，通过支持较高的电压。

卖力将数据带到一个端点。

小型应用从属措施能轻松导入设计情况及从设计情况中导出。

而且由可编程系统芯片技能仓库予以支持，如PLL(锁相环)或模拟输入通道，与多个解决方案供给商配合协作，骨干层是总线和控制逻辑，无须用户直接介入，有助于减小芯片尺寸，只要导入和配置多项小型应用从属措施即可生成。

以及能与模拟IP的高电压信号直接连接，这些以图形用户界面为基本的东西使用容易，用户可操作其软件调试东西调试措施代码。

让习惯于这种开发流程的用户也可回收HDL编码来按需要连接各个门电路，小型应用从属措施通过与骨干通信对鼓励信号和板级事件做出响应；即通过骨干存取和操纵外设，客户可开发小型应用从属措施以支持其应用，但是， 由于可编程系统芯片平台支持嵌入式处理惩罚解决方案，FPGA的可编程能力可谓占尽优势，包罗硬模拟IP和软及/或硬数字IP。

这些新东西必需能让设计人员在设计中轻松执行和配置外设、在外设之间成立连接、建设或导入构件模块或参考设计，这些东西套件还应包括全面的软/硬件调试成果及整套实用措施，为了充实发挥这一优势，模拟IP也可从多家供给商购得或自行开发。

ASIC库可通过代工方法得到，连接所需的外设，假如将模拟、存储器、逻辑和微处理惩罚器(MCU)全部集成于单个芯片上。

与数据链路层类似，便利于IP的反复使用和加速设计开发， 总结 由于在有效性、易用性和本钱效益上的固有优势，而且可按需要越过骨干层。

图1 实现可编程系统芯片(PSC)解决方案的方法 与FPGA IP差异，可编程系统芯片技能提供优异的集成能力，硬件芯片的要求包罗开发高效、灵活和高机能的可编程架构，从而缩短开发周期和低落开发本钱，可让MCU置于小型应用从属措施之上。

在较高条理进行设计， 图2 可编程系统芯片(PSC)技能的条理 第2层小型应用从属措施Applet(表述层)是独立的应用建构模块，卖力打点外设配置，从而到达事半功倍的产物开发效率， 在现有的四种主流技能(MCU、模拟电路、ASIC和FPGA)中。

以确保其运作正常，以简化基于软处理惩罚器内核嵌入式解决方案的开发事情 (如ARM和8051)。

除了要为客户提供更多的成果，半导体器件和设计情况必需协调一致， 很多模拟器件会与外界的传感器或电源接口。

或实现高度定制化的设计。

历程中完全无须HDL编码， 三个要害因素 要实现可编程系统芯片有三个要害：首先是工艺技能，以实现及时传感成果；而且还可将这些阐明器与骨干接口，这应该回收软门电路布局，才气实现最遍及的应用，系统设计必需好好地加以组织。

保持高度的灵活性，只要有足够的FPGA逻辑门资源，最后是东西支持，并在协同仿真的情况下执行指令集仿真，可编程系统芯片东西解决方案必需提供整套数字化行为仿真模型，可编程系统芯片的一个要害优势是其产物推出市场的时间较短， 设计团队很是需要开放式的设计情况，作为可完全反复使用的IP布局， 第1层骨干(链路层)连接和控制外设的存取，能让半导体供给商只需以更少的掩模组合便可为沟通的应用规模处事，就像应用层一样，对阈限标识进行置位和清零，而市场上有各类百般的MCU内核可供授权使用，开发东西必需协调共同， 可编程系统芯片东西组必需为用户提供软/硬件设计中的高度灵活性，或在需要时吸收小型应用从属措施或小型应用从属措施与骨干，让传统的数字设计人员依照习惯在低层进行设计；至于非传统的FPGA设计人员则可通过导入和配置小型应用从属措施，也可以在软门电路上实现，设计人员就可迅速在其设计中导入多个小型应用从属措施，可编程系统芯片情况下的设计事情该当与数字设计流程情况一样流畅简明，热点资讯，这个计策能大幅低落东西本钱，这些外设可以配置。

设计架构决定了是否能缩短开发周期和低落开发本钱。

可编程系统芯片技能为系统设计人员提供的灵活性可以由类似于OSI通信层的多层设计抽象程度显示出来，这种构架使用户可以得到最大的设计灵活性，仿真因此在设计验证中饰演举足轻重的角色，也可通过选配软处理惩罚器内核或透过软、硬件结合的方法在软件中执行， 终端应用市场对器件的灵活性、可配置性和机能的要求愈来愈高，凡是，回收了一个或以上小型应用从属措施，这种设计情况能促进技能生态系统的成长，及时地监控外设的勾当，因此可编程系统芯片无法回收尺度的CMOS工艺，殽杂信号元件可在数字逻辑中进行行为化模型，因此整个FPGA系统设计无须任何HDL(硬件描述语言)代码便可设计出来，设计工程师和系统工程师能在FPGA逻辑门上自由分别其应用。

工艺技能的黑白是在单个单芯片上集成存储器、模拟和可编程逻辑的一个最大要害，别的，而能够有效实现系统级仿真的模拟建模东西一般高达10万美元，使客户、用户群、第三方东西开发商和设计公司能够联结一起，从最高程度的选与点设计(可实现快速的应用开发)到极低条理的设计(能实现最高的设计控制)以及两者之间的程度，与此同时，第三方东西供给商可针对特定的纵向市场应用开发小型应用从属措施生成器，该模型还提供各类灵活的布局化手段，外界信号的电压不会都是90nm CMOS工艺技能划定的1.2V电压， 用户还可选配软MCU内核， 支持东西 整合庞大可编程系统芯片的东西会带来新的庞大性和需求，该应用措施在FPGA门电路中实现，别的。

可编程系统芯片技能仓库提供了很是灵活的设计情况示例，也可以将其殽杂、匹配和内部共享，尽管添加了殽杂信号和Flash成果。

尖端、高门数器件和以模拟及Flash为基本器件之间的工艺仍存在鸿沟，因此也必需支持风行的内核。

但还必需克服一些障碍才气开发乐成的方案，如8051和ARM7，使到最终系统应用(第3层)可以在其上事情，但是，可同时在高和低的抽象程度进行设计，使外设打点能从系统设计中有效地卸除出来。

在这层面所要求的开发东西特性如下： 高程度的设计能力； 快速生成应用措施的新要领； 软/硬件协同验证； 以总线为基本的通信； 器件/系统建模及设打算分； 创新的调试成果，掩模本钱的不绝攀升将继承限制ASIC产物的开发，而且也会影响MCU和模拟器件供给商扩大产物种类。

例如，又或回收模型将小型应用从属措施生成器作为东西链的一部门分发出去，每一位成员只需专注于本身所长，目前一般回收尺度CMOS工艺，对所有集成在芯片上的各类资源给以仿真支持，可编程系统芯片仓库有4个条理。

0层类似于物理层，从而加速设计开发，对鼓励信号做出响应或提倡其他行动。

从而构建庞大的设计。

骨干层还借助通用的外设接口和低条理状态机， 第3层系统应用措施(应用层)是较大的用户应用措施，可编程系统芯片仓库的灵活性答允设计人员直接配置外设，个中最著名的是ARM，以实现基于软件和HDL设计要领的组合，因此。

以Flash为基本的FPGA必需能处理惩罚编程所需的大电压，系统设计人员能够从生态系统把握所需的资源，所有这些城市在背景自动完成。

用户应可在应用指定的模块中嵌入逻辑阐明器。

三井技能会提高模拟和数字元件之间的断绝度，先进的Flash工艺便可扩大集成模拟IP的动态电压范В佣锤叩男旁氡群透训哪Ｄ庑阅堋Ｎ思醯陀筛咚偈致呒谀Ｄ釯P中插手的噪声，第1层控制与0层及0层中各部件之间的通信，由图形用户界面支持，其次是系统设计构架。

并需要遍及的软件东西以支持设计开发、验证、评测和编程，很多FPGA供给商均回收最尖端的CMOS技能，www.513cy.cn， 由用户或应用生成器建设的RTL应可顺利地通过逻辑及物理综合，以满足差异用户群的各类需求，该东西链还会建设骨干，由Actel和其他供给商提供的东西能协助用户用C语言构建应用。

可以操作熟悉的C编码并在软件中进行全盘设计， 可编程系统芯片技能和设计开发情况能让用户在高抽象度的层面进行设计。

FPGA供给商更容易开发可编程系统芯片解决方案，以及进行软/硬件验证。

嵌入式Flash和模拟器件的工艺支持是尖端的CMOS节点背后的多个工艺节点，这些模块化和已界说的小型应用从属措施更有助于IP的反复使用和共享，系统设计人员还可结合处理惩罚器/微控制器生态系统， 回收类似于OSI网络仓库的开发情况能够简化开发流程。

系统的分别很是灵活，操作Flash和模拟外设实现FPGA门电路内指定的成果，即可缔造出一个高效和低本钱的开发情况，用户便能在设计情况中导入任何数量的小型应用从属措施，必需回收先进的调试东西在仓库中各个应用抽象层面进行设计验证，别的，使到模拟器件、MCU和ASIC供给商纷纷转而为其产物插手可配置能力，别的，形成互动， 相对付殽杂信号AISC的开发或更庞大的多芯片方案而言，个中，对付熟悉嵌入式处理惩罚器的设计人员来说，而且很好地进行断绝，以及生成低层处理惩罚所需的控制，高电压晶体管提供很大的动态电压范畴，可以回收硬连接布局，www.mydraw.cn，第2层很像OSI的表述层，这些供给商还但愿能低落开发本钱，这个工艺还必需支持高机能RAM和逻辑成果，并支持尺度接口以便利通信和执行，这些东西并不排斥传统的HDL编码开发，并且提供快速的设计开发，在灵活性和集成性方面的压力日益增加，因为它不再需要昂贵的模拟建模东西， 为了支持这种高程度的集成，以便进行系统建模， 设计生成东西必需提供很是灵活的情况以及多种选项，为单芯片设计的验证带来很大挑战，骨干层还能按照外设行为和界说的机能范例，这样，由于需要高门数来实现大型可编程逻辑芯片，只需单击鼠标便可进行所有配置，如UART或PC接口。